(인텔 vs TSMC 미세 공정. 출처: 탐스 하드웨어)
현재 궁지에 몰린 인텔은 18A에 사실상 모든 것을 걸고 반전을 기대하고 있습니다. 반면 TSMC는 여유 있게 파운드리 시장을 장악하면서 차세대 공정인 N2의 양산을 준비 중에 있습니다. TSMC는 N2에서 최초의 GAA 기술인 나노시트 GAA를 도입하고 super-high-performance metal-insulator-metal (SHPMIM) 캐파시터와 구리(Cu) redistribution layer (RDL)를 적용해 성능을 높일 계획입니다.
이전 포스트: https://blog.naver.com/jjy0501/223670821801
반면 인텔은 본래 20A에서 적용하기로 했던 리본펫 GAA 기술과 후면 후면 전력 공급 기술 (backside power delivery network (BSPDN))을 18A에서 도입해 성능을 높이고 공정도 더 미세화할 계획입니다.
다만 ISSCC 2025 Advance Program에서 공개된 내용을 종합하면 인텔의 18A공정은 이름처럼 밀도가 크게 높아지는 것은 아닌 것으로 보입니다. 로직 프로세서는 형태에 따라 모두 트랜지스터 집적도가 다를 수 있어 만들 수 있는 회로의 밀도를 표시할 때는 표준화된 SRAM 메모리를 얼마나 작게 만들 수 있는지를 기준으로 평가합니다.
인텔의 첫 EUV 리소그래피 공정인 인텔 4에서 SRAM의 셀 크기는 0.024µm^2인 반면 18A는 0.021µm^2로 생각보다 큰 차이가 없습니다. 따라서 SRAM 밀도 역시 27.825Mb/㎟ 에서 31.8Mb/㎟로 소폭 증가할 뿐입니다.
반면 TSMC는 이미 N3에서 셀 면적을 18A보다 작은 0.0199µm^2로 줄였기 때문에 SRAM 밀도가 33.55Mb/㎟로 높습니다. 그리고 N2에서는 이것보다 밀도를 높여 0.0175µm^2로 크기를 줄이고 SRAM 밀도도 38Mb/㎟로 더 높일 계획입니다.
물론 인텔에게도 기회는 있습니다. 후면 전력 공급 기술을 적용하면 배선을 단순화 하고 성능을 높일 기회가 있기 때문입니다. 하지만 이것도 18A가 순항할 때 이야기입니다. 실제 어떤 물건이 나올지 그리고 언제 가능할지 현재로써는 장담하기 어렵습니다. 반면 TSMC는 수많은 고객사들이 원하는 수준의 성능을 내주는 것으로 잘 알려져 있고 이 능력으로 파운드리 시장의 절대 강자가 됐습니다.
인텔로서는 18A가 잘 되더라도 미래를 장담하기 어려운 상황이고 안되면 정말로 파운드리나 반도체 팹을 접어야하는 상황까지 내몰릴 수 있어 여기에 올인할 수밖에 없는 상황으로 보입니다. 어떤 결과물을 보여줄지 궁금합니다.
참고
댓글
댓글 쓰기