최근 데이터 센터용 PCIe 6.0 SSD가 등장했지만, 소비자용 제품 등장까지는 몇 년이 남은 것으로 보입니다. 소비자용 PCIe 6.0 SSD에 대한 간단한 설명과 예측을 담아봤습니다.
(출처: 화웨이/X) 미국의 제재로 인해 TSMC의 최신 파운드리 미세 공정을 활용할 수 없는 화웨이는 SMIC 같은 중국 파운드리의 주요 고객이 되면서 나름 지속적인 기술 개발을 이뤄내고 있습니다. 화웨이는 혁신적인 로직폴딩(LogicFolding) 기술을 사용하여 새로운 칩의 전체적인 크기를 줄이는 데 상당한 성공을 거두고 있습니다. 이번에 공개한 기린 9050 프로 SoC는 이러한 접근 방식의 뛰어난 실용성을 입증하는 사례로 평가됩니다. 기린 9050 프로에 사용된 SMIC의 N+3는 3세대 7nm급(일부에서 5nm급 등가 주장) DUV 기반 공정으로, EUV 없이 다중 패터닝과 DTCO(Design-Technology Co-Optimization)를 극한까지 활용해 트랜지스터 밀도를 약 113.4 MTr/mm²(정규화 기준)으로 끌어 올렸습니다. 이는 TSMC N6(약 107.7 MTr/mm²)를 소폭 상회하는 수준으로 N5에 근접하는 수준입니다. 하지만 이것만으로는 이미 수백억 개의 트랜지스터를 집적한 A20 프로 같은 서방측 고성능 프로세서를 따라잡기 힘듭니다. 여기서 로직폴딩 기술을 등장합니다. 기린 9050 Pro는 두 개의 동일한 다이가 접합된 형태로, 하나는 연산 전용이고 다른 하나는 캐시 메모리와 SRAM 전용입니다. Kurnal Insights는 화웨이의 기린 9050 Pro 칩의 다이샷을 공개했습니다. (사진) 이 다이샷에는 LogicFolding 기술을 통해 접합된 컴퓨팅 다이와 SRAM 다이가 나타나 있습니다. LogicFolding은 논리 회로를 수직으로 쌓아 올려 개별 회로의 트랜지스터 밀도가 낮아도 컴퓨팅 밀도를 높이는 기술입니다. 기린 9050 프로의 두 다이 모두 11.13mm x 10.84mm, 즉 120.65제곱밀리미터의 크기를 가지고 있습니다. 또 이 소식통에 따르면 기린 9050 Pro의 컴퓨팅 다이는 SMIC의 N+3 공정 노드로 제작되었고 , SRAM 다이는 N+2 공정을 ...