하이브리드 본딩 및 iHBM 기술 발표한 SK 하이닉스

 (출처: SK 하이닉스)

​

핫 칩스 2026 (Hot Chips 2026)에서 SK 하이닉스가 앞으로 HBM 기술의 발전 방향에 대해서 발표했습니다. SK하이닉스의 패키지 엔지니어링 부사장인 이재식은 "고대역폭 메모리를 위한 첨단 패키징"이라는 제목의 브리핑에서 SK하이닉스가 첨단 패키징 기술을 활용하여 HBM 로드맵을 확장하려는 계획을 발표했습니다. 흥미롭게도 여기에는 인텔의 EMIB도 포함되어 있습니다.

​

현재 SK 하이닉스의 HBM4 메모리는 입출력(I/O) 속도 11.7Gbps, 대역폭 2.9TB/s를 지원하며, 어드밴스드 MR+MUF(Mass Reflow + Molded Underfill) 공정을 적용해 12단(36GB)과 16단(48GB) 용량을 구현한 6세대 고대역폭 메모리입니다. 베이스 마이크로범프 16,148개, TSV 2만 개 이상으로 수많은 통로를 지니고 있고 복잡한 구조 때문에 패키지 높이와 크기가 도 증가했습니다. 패키지 전체 높이는 775미크론으로 증가했지만, MR+MUF 기술 덕분에 칩 두께는 0.9배, 갭 높이는 0.5배, 범프 피치는 0.9배로 감소했습니다.

​

하지만 앞으로 해결해야 할 몇 가지 주요 과제가 있습니다. 첫째는 대역폭 수요 증가에 따른 HBM 전력 소모 증가이고, 둘째는 TSV 면적과 관련된 열 문제입니다. TSV 개수가 늘어남에 따라 TSV 피치 (pitch, 각 TSV간 간격) 크기는 줄어들지만 면적은 계속 증가합니다. 더욱이, 두 세대마다 대역폭이 거의 두 배로 증가하면서 기존 공정 및 패키징 기술에 2.2배의 열 부담이 가중됩니다. SK하이닉스는 16층 적층 구조를 넘어 더 좁은 피치로 더 높은 성능을 제공하고, 더 높은 열전도율을 통해 열효율을 개선하기 위해 하이브리드 본딩(hybrid bonding)과 같은 미래 기술을 연구하고 있습니다.

​

TSV(Through Silicon Via, 실리콘 관통 전극)는 반도체 칩에 미세한 구멍을 뚫어 상단 칩과 하단 칩을 수직으로 관통하는 전도성 금속으로 연결하는 3차원 적층 패키징 기술로 HBM 기술의 핵심입니다. 기존의 평면 연결 방식이나 금선 연결보다 속도가 매우 빠르고 전력 소모가 적어 지금까지 대역폭 확대를 이끌어왔지만, HBM4에서는 이미 숫자가 2만 개를 넘어 새로운 기술적 돌파구가 필요한 상황입니다.

​

특히 병목 구간은 각 다이간 TSV 연결 부위인 마이크로 범프입니다. 마이크로 범프는 TSV의 끝단(또는 패드)에 붙어 실제 접합을 담당합니다. 따라서 피치가 작아지면 범프 높이도 낮아지는 경향이 있어, 전체 스택 높이(Z-height) 관리에 영향을 줍니다. 참고로 HBM4 패키지 다이 크기는 약 12.8×11mm², 높이 775μm 입니다.

하지만 차세대 HBM에서는 다시 코어 다이 두께를 최대 24%까지 증가시키고 TSV 피치를 18μm 미만으로 낮춰야 할 필요가 있습니다. 그러면 각 범프 간 피치가 너무 줄어들어 제대로 만들기 어려워집니다. 따라서 아예 범프 없이 직접 접합하하는 하이브리드 본딩 기술이 등장한 것입니다. 이 경우 피치를 10μm으로도 낮출 수 있으나 공정 난이도로 인해 수율 및 비용이 과제입니다. 현재 12-Hi Hybrid Bonding HBM 검증 완료된 상태이고 앞으로 16-20Hi 스택 하이브리드 본딩 기술을 개발해 장기적으로 HBM4E/HBM5에 적용할 계획입니다.

​

​

방식	특징	장점	단점
TC+NCF (Thermo-Compression + Non-Conductive Film)	열압착 + 비전도성 필름	워피지(휨) 저항 우수	열 저항 높음, 생산성 낮음
MR+MUF (Mass Reflow + Molded Underfill)	일괄 리플로우 + 몰드 언더필	생산성 높음, 열 저항 낮음	워피지·갭 필 이슈
Hybrid Bonding (차세대)	범프 없이 Cu-Cu 직접 접합 + 산화물 접합	피치 <10μm 가능, 열 전도성 우수, 갭 거의 0	수율·비용 과제, 공정 난이도 높음

​

또 한 가지 흥미로운 기술은 점차 발열을 해소하기 힘들어지면서 이제는 HBM 패키지 에 열 전달 통로를 만들려고 한다는 점입니다. 삼성의 HPB(히트 패스 블록)와 마찬가지로 SK 하이닉스는 iHBM()ICE-HBM이라는 자체적인 국부적 핫스팟 완화 기술을 개발 중입니다. 이 기술은 HBM D2D PHY 영역(핫스팟 근처)에 높은 열전도율과 전기 절연성을 갖춘 냉각 소자를 내장하여 전용 열 경로를 생성함으로써 열 저항을 30% 이상 줄이는 기술입니다.

​

추가로 흥미로운 내용은 인텔과의 협업입니다. 최근 TSMC CoWoS 공급 병목으로 인한 대안을 모색하는 과정으로 EMIB가 논의되고 있으며 구글 TPU와 메타에서 이에 관심을 같고 있습니다. 다만 궁극적으로는 삼성의 zHBM처럼 SK 하이닉스 역시 아에 프로세서 위에 HBM 메모리를 적층해서 아예 인터포저의 필요성을 없애고 속도를 높이는 방안을 연구 중에 있습니다.

​

앞으로 기술이 발전함에 따라 HBM 메모리도 한 단계 더 진화하게 될 것으로 예상됩니다. 다만 당장엔 DDR5나 GDDR7라도 좀 싸졌으면 하는 바램입니다.

​

​

참고

​

​

https://wccftech.com/sk-hynix-advanced-packaging-technologies-intel-emib-next-gen-hbm-memory/