(Image: Nature Electronics (2026). DOI: 10.1038/s41928-026-01672-7)
TSMC는 최근 대만 타이베이에 있는 국립 양밍차오퉁 대학교(NYCU)와 협력하여 차세대 2D 트랜지스터 설계에 있어 새로운 돌파구를 마련했습니다. TSMC와 NYCU는 매우 얇은 트랜지스터 채널에 새로운 물질을 증착하는 방식 대신, 채널 물질을 재설계하여 절연 물질을 추가하기 전에 완충층을 형성하고, 그 위에 게이트를 추가하여 트랜지스터를 가로지르는 새로운 방식을 연구했습니다.
현재 상용 칩은 FinFET이나 GAAFET 같은 3D 구조의 실리콘 기반 트랜지스터를 사용합니다. 사실 3nm니 2nm 공정이라고 해도 사실은 그런 크기의 회로는 없지만, 실제로 회로 크기는 이미 상당히 줄어든 크기로 더 줄이는데 어려움을 겪고 있습니다. 만약 채널 길이가 3~5nm, 두께가 3nm 이하로 줄어들면 게이트가 전류 흐름을 효과적으로 제어하기 어려워지고, 전자가 게이트와 접촉해 저항이 증가하는 문제가 발생합니다.
이를 극복하기 위해 아예 하나의 분자나 원자층으로 된 2D 단층 소재를 시험하고 있는데, 특히 이황화몰리브덴 (MoS2, 두께 약 0.7nm)은 원자 한 층 두께로 게이트 제어력을 높이고 저항을 낮추며 트랜지스터 밀도를 크게 올릴 수 있는 소재로 주목받고 있습니다.
그러나 단층 MoS₂ 표면은 고유전율(high-κ) 유전체를 균일하게 증착하기 어렵습니다. 기존 원자층 증착 (atomic layer deposition(ALD)) 방식은 불균일한 유전체층, 인터페이스 결함 등을 유발하는 문제점이 있었습니다. 따라서 강한 게이트 제어와 높은 이동도 유지라는 두 가지 요구를 동시에 만족시키지 못했습니다.
연구팀은 이 문제를 해결하기 위해 새로운 재료를 찾거나 증착 방식을 바꾸는 대신, 반도체-유전체 경계면 자체를 원자 수준에서 재설계했습니다. 우선 고진공 상태에서 단층 MoS₂ 위에 에피택셜 알루미늄(Al) 박막을 직접 성장시킵니다. (에피택시는 기판 결정 구조에 맞춰 정렬된 성장을 의미) 그리고 이 Al층을 약 0.42nm 두께의 알루미늄 산화물(Al₂O₃)로 변환합니다. 마지막으로 그 위에 high-κ 하프늄 산화물(HfOₓ)을 증착해 게이트 스택을 완성합니다.
이 초박막 Al₂O₃ 인터페이스 층은 MoS₂ 표면에 매끄럽고 연속적인 기반을 제공해 HfOₓ의 균일한 성장 촉진하고 유전체와 반도체 사이의 전기적 간섭(scattering)을 줄이는 원자 버퍼의 역할을 수행합니다. 이를 통해 등가 산화물 두께(EOT, Equivalent Oxide Thickness, 고유전율 재료를 썼을 때 SiO2 기준으로 얼마나 얇은 두께와 같은 성능을 내는지 보여주는 단위입니다.)를 약 1nm 수준으로 낮추면서도 이동도 저하를 최소화했습니다.
연구팀에 따르면 이렇게 공격적인 유전체 스케일링 + 강한 게이트 제어 + 높은 이동도 유지는 기존 2D 트랜지스터에서 드물게 달성된 성과입니다. 그리고 TSMC가 참여하므로써 웨이퍼 수준에서 상용화 가능성도 높은 것으로 평가받고 있습니다. 이런 기술적 뒷받침이 미래 1nm 이하 공정 개발에 초석이 될 것으로 예상됩니다.
참고
Su, YC., Mao, PS., Shih, CY. et al. High-transconductance molybdenum disulfide top-gate transistors using epitaxial interface engineering. Nat Electron (2026). https://doi.org/10.1038/s41928-026-01672-7
댓글
댓글 쓰기