Translate

2015년 12월 11일 금요일

고층 빌딩 같은 프로세서 만들기




(A multi-campus team led by Stanford engineers Subhasish Mitra and H.-S. Philip Wong has developed a revolutionary high-rise architecture for computing. )​

 현재 컴퓨터들은 CPU, GPU, 메모리, 칩셋, 스토리지 등으로 나뉘어져 있습니다. 이 부품들은 여러 단계를 거쳐 서로 데이터를 교환합니다. 그런데 이 단계를 줄이면 거리가 단축되는 만큼 속도가 빨라지는 것은 말할 것도 없고 전력 소모도 줄고 크기도 감소하게 됩니다. 따라서 아에 CPU/GPU/칩셋을 통합한 SoC 디자인은 물론 메모리를 프로세서와 통합하려는 연구가 진행중에 있습니다.
 그런데 SoC 방식으로 CPU/GPU/칩셋 까지 통합하는 일은 어렵지 않아도 메모리와 스토리지를 여기에 통합시키는 일은 쉽지 않은 일입니다. 이를 극복하기 위한 방식으로 여러 개의 다른 레이어를 적층하는 방식, 즉 아파트처럼 쌓아올리는 방식이 제안되고 있습니다.
 하지만 쌓아올리는 방식 역시 병목현상이 일어날 가능성이 적지 않습니다. 각 레이어의 데이터 교환 역시 간단한 일이 아니니까요. 그래서 각 층의 데이터를 효율적으로 교환하기 위한 통로를 만드는데 이것이 바로 TSV(Through silicon via)입니다. 수백 개의 작은 통로를 실리콘 층 사이로 뚫어서 데이터를 교환하는 적층형 메모리는 이제 보급되기 시작했습니다.
 스탠포드 대학을 비롯한 여러 연구 기관들은 이것보다 한 발 더 나아간 차세대 반도체 제조 기술을 연구했습니다. 이들은 프로세서와 메모리를 수백만 개의 작은 통로를 통해서 적층해서 크기를 획기적으로 줄이고 속도를 높인 새로운 기술을 개발했습니다. 그런데 더 흥미로운 점은 기존의 실리콘 대신 카본나노튜브 트랜지스터(CNTs, carbon nanotube transistors)를 사용했다는 것입니다.
 연구팀이 N3XT(Nano-Engineered Computing Systems Technology)라고 명명한 이 신기술은 CNTs의 높은 성능과 낮은 전력 소모까지 더해져 하나의 칩 안에 강력한 프로세서와 메모리를 가능하게 한다고 합니다. 그리고 CNTs는 실리콘과 달리 낮은 온도에서도 제조가 가능해 여러 층의 적층 시스템을 만들기에 더 적합하다는 것이 연구팀의 설명입니다.
 연구팀은 N3XT를 RRAM(resistive random-access memory, 자기 저항을 이용한 비휘발성 메모리)와 통합해서 하나의 칩 안에 스토리지까지 포함한 시스템을 넣는 연구를 진행하고 있습니다. 이미 연구팀은 2014년 두 개의 M3XT 레이어에 두 층의 RRAM을 샌드위치처럼 넣은 프로토타입을 선보인 적이 있습니다.
 메모리/스토리지/프로세서를 하나의 제조 공정에서 완성할 수 있다면 무엇보다 모바일 부분에서 가장 큰 혁신이 가능할 것입니다. 크기가 줄어드는 것은 물론 소비전력도 같이 줄어들고 성능은 더 좋아질 수 있을테니까요. 과연 이런 일이 언제 가능할지 궁금합니다.
 참고
  



댓글 없음:

댓글 쓰기