(Credit: TSMC)
TSMC가 IEDM 컨퍼런스에서 2030년대 1조 개의 트랜지스터를 지닌 초대형 프로세서 제조에 대해 언급했습니다. 무어의 법칙이 한계에 도달하고 반도체 제조 공정 미세화도 점점 어려워지고 있지만, 앞서 소개한 것처럼 반도체 제조 업계는 작은 칩렛을 3D 패키징 기술을 통해 하나의 큰 프로세서를 만드는 방법으로 이미 1000억 개 이상 트랜지스터를 집적하는데 성공했습니다.
TSMC는 2nm 공정인 N2와 N2P 진행이 순조롭게 이뤄지고 있으며 1.4nm 및 1nm 공정도 준비 중에 있다고 설명했습니다. 그리고 1nm 이하 공정에서 칩렛을 사용하지 않은 단일 칩으로 2000억 개의 트랜지스터 집적이 가능할 것으로 내다봤습니다.
현재 가장 복잡하고 큰 단일칩 (monolithic) 프로세서는 800억개의 트랜지스터를 집적한 엔비디아의 H100입니다. 26x33mm 크기에 858mm^2가 현재 만들 수 있는 가장 큰 크기의 모노리식 칩이지만, 이보다 몇 배 큰 칩도 만들 수 있다는 것입니다.
그리고 앞서 소개한 여러 가지 3D 칩 패키징 기술을 이용하면 1조개가 넘는 트랜지스터 집적도 구현도 가능합니다. 예를 들어 2000억 개 트랜지스터 집적 모노리식 칩 6개를 Chip-On-Wafer-On-Substrate-L (CoWoS-L) 패키징 기술을 통해 하나의 슈퍼 캐리어 인터포저 (Super Carrier interposer) 위에 올려 1조2000억 개 트랜지스터 집적이 가능한 것입니다.
이전 포스트: https://blog.naver.com/jjy0501/223115196124
다만 이 경우 비용과 전력 소모량이 천정부지로 뛰게 될 것이기 때문에 좀 더 합리적인 크기에서 타협이 필요할지도 모르겠다는 생각입니다.
참고
댓글
댓글 쓰기