(출처: AMD)
AMD가 2nm 공정 첫 CPU인 베니스를 정식 공개하고 올해 하반기에 고객사에 공급하겠다고 발표했습니다. TSMC의 2nm 공정 기술은 나노시트 트랜지스터(GAA)를 최초로 적용해서 동일 전력 소비에서 10~15% 향상된 성능, 25~30% 낮은 전력 소비, 그리고 최대 15% 향상된 트랜지스터 밀도를 제공합니다. 에픽 베니스 (EPYC Venice) CPU는 컴퓨팅 칩렛에는 2nm 공정을, IO 다이에는 6nm 공정을 활용하여 무려 2030억 개의 트랜지스터를 집적했습니다. 8개의 작은 칩렛 하나당 수백억 개의 트랜지스터를 집적했다는 점을 짐작하게 하는 대목으로 각 칩렛 당 32코어를 집적하고 있습니다.
최근 에이전트 기반 AI 워크로드의 등장으로 고성능 CPU에 대한 요구 사항이 다시 한번 크게 증가했습니다. 이에 따라 경쟁사들은 에이전트에 최적화된 CPU를 개발에 총력을 기울이고 있습니다. 이러한 상황에서 AMD는 SP7 및 SP8 플랫폼용 칩을 모두 포함하는 EPYC 9006 제품군을 통해 서버 CPU 시장을 공략하고 있습니다. 크게 4개의 제품군이 시장에 투입될 예정입니다.
1. AMD EPYC 9006 SP7: 최대 256개의 코어와 512개의 스레드를 갖춘 고밀도 에이전트 샌드박스 실행을 위해 설계되어 전력 소비, 비용, 랙당 더 많은 에이전트를 실행할 수 있도록 지원합니다. 고주파 구성에서는 최대 5GHz의 주파수, PCIe Gen 6, 그리고 탁월한 CPU-GPU 성능 향상을 통해 AI 호스트 노드 역할도 수행하며, 전력 소비, 비용, 랙당 더 많은 에이전트를 제공합니다.
2. AMD EPYC 9006 SP8: 효율성이 최우선인 핵심 엔터프라이즈 워크로드 및 에이전트 샌드박스 실행 환경에서 효율적이고 적절한 규모의 성능을 제공하도록 설계되었습니다. 8~128코어의 유연한 옵션과 저전력 설계를 통해 엣지 사이트, 전력 제약이 있는 랙, 소규모 클러스터, 범용 서버 등 다양한 환경에 적합하며, 시스템 비용 대비 최고의 성능을 제공하도록 설계되었습니다.
3, AMD EPYC 9006X SP7: 고성능 컴퓨팅(HPC), 기술 컴퓨팅 및 높은 캐시와 메모리 대역폭을 활용하는 데이터 집약적인 워크로드에 최적화되어 있습니다. 일부 변형 모델은 최대 5.15GHz의 클럭 속도와 AMD EPYC™ 9006 SP7 대비 3배 증가된 코어당 L3 캐시를 제공하여 시뮬레이션, 모델링, 대규모 분석, 데이터 검색, 인메모리 분석 및 기타 메모리에 민감한 작업의 속도를 향상시켜 줍니다.
4. AMD EPYC 9006 LP: 이전에는 베라노(Verano)라는 코드명으로 알려졌던 AMD EPYC 9006 LP 프로세서는 차세대 랙 규모 AI 시스템을 위한 AI 호스트 노드 CPU로 특별히 설계되었습니다. LPDDR 메모리와 최대 5GHz의 클럭 속도를 활용하는 이 프로세서는 고밀도 가속기 랙 환경에서 가속기에 안정적인 리소스를 공급하여 단일 노드에서 AI 팩토리로 확장되는 시스템 규모에 맞춰 시스템 활용도를 극대화합니다.
EPYC 9006 SP7 칩은 256개의 "Zen 6" 코어, 512개의 스레드, 최대 1.6TB/s의 대역폭, 그리고 최대 64Gbps의 AIC 속도를 지원하는 PCIe Gen6를 탑재한 플래그십 제품입니다. 이 칩은 96개의 코어가 동시에 작동하여 최대 5.0GHz의 매우 빠른 클럭 속도를 달성하도록 설계되었습니다. 2026년 4분기 출시 예정입니다.
EPYC 9006 "SP8" 서버 CPU - 2027년 상반기 출시 예정
SP8 Venice "EPYC 9006" 칩은 8~128코어 구성의 메인스트림 서버용으로 설계되었습니다. 이 칩은 채널당 2개의 DIMM을 지원하는 8개의 DDR5 채널을 지원하며, 총 128개의 PCIe Gen 6.0 레인을 제공하고 1P 및 2P 솔루션에서 유연한 배포가 가능합니다.
AMD는 에이전트 기반 CPU 서버 "샌드박스"에서 엔비디아 베라 (Vera) 같은 Arm 기반 CPU 대비 와트당 최대 2.8배의 에이전트 처리량을, 범용 CPU 서버에서는 와트당 최대 3.3배의 성능을 제공한다고 주장합니다. 또한 5세대 에픽 튜린 CPU 대비 최대 1.8배의 토큰/초 처리량, 1.7배의 에이전트/와트 효율, 그리고 1.4배의 성능/와트 효율을 제공합니다.
한편 이날 차세대 로드맵에 대한 내용도 일부 공개됐습니다. AMD에 따르면 Zen 7 CPU 아키텍처는 2028년 출시를 목표로 하고 있으며, 7세대 EPYC 플로렌스 (Florence) 제품군에 적용될 예정입니다. 이전 Zen 시리즈와 마찬가지로 Zen 7은 일반 버전과 연산 성능에 최적화된 버전(Zen 7C)으로 출시됩니다.
Zen 7의 가장 주목할 만한 점은 차세대 공정 노드에서 제조된다는 것입니다. 시기적으로 TSMC의 A16 혹은 그 이하 공정이 예상됩니다. 또한 이 프로세서는 차세대 메모리 표준인 MRDIMM 및 LPDDR 시리즈(소캠 2 혹은 DDR6)를 지원하는 최초의 EPYC 제품군이 될 것입니다. 이 칩은 기존 SP7 및 SP8 플랫폼에서 지원되며, SP7 버전은 코어 수와 성능 면에서 최고 수준을 제공하는 반면, SP8 버전은 시스템 대비 가격 효율을 최적화하는 데 중점을 둘 예정입니다.
2030년에는 코드명 라벤나 (Ravenna) 로 알려진 Zen 8 아키텍처가 등장할 예정이나 아직은 미래의 일이고 현재는 Zen 6의 보급이 더 급한 상태입니다. Zen 6인 올림픽 릿지와 메두사 포인트는 모두 2027년 상반기로 출시 시기가 밀렸는데, 이는 TSMC 2nm 공정 웨이퍼 확보가 치열한 상황에서 불가피한 상황으로 보입니다.
참고
댓글
댓글 쓰기