(출처: 인텔)
인텔이 가장 독특한 SoC 프로세서를 공개했습니다. 바로 18A 공정으로 만든 우주 등급 SoC인 스타파이어(Starfire)입니다. 통상 인공 위성이나 혹은 우주 탐사선에 사용되는 방사선 강화 (radiation hardening) 프로세서는 90nm나 45nm처럼 구형 공정을 사용합니다. 18A 같은 최신 미세 공정을 이렇게 우주 등급으로 개발한 것은 처음입니다.
이전 포스트: https://blog.naver.com/jjy0501/221080998539
일반적으로 트랜지스터 크기가 줄어들고 회로가 작아지면 프로세서 성능은 좋아지지만, 외부 방사선에는 취약해집니다. 예를 들어 트랜지스터가 작아지면 저장된 전하량이 줄어듭니다. 고에너지 입자(우주선, 양성자, 중이온)가 한 번 충돌해도 에러가 나기 쉬운 것입니다. 또 누적 방사선으로 프로세서 자체의 손상이 날 가능성도 커집니다. 마자막으로 우주에는 태양광과 어두운 지역 사이의 온도 차이가 커서 극단적인 저온과 고온 사이를 오가게 됩니다.
따라서 이 문제에 대한 해결책이 없다면 첨단 공정 프로세서일수록 우주에서 더 심한 오류를 일으킬 수 있습니다. 인텔이 구체적으로 어떻게 이 문제를 해결했는지는 밝히지 않았지만 프로세서 설계 단계에서 회로를 저밀도로 설계하고 방사선 보호 실드를 장착헤 문제를 극복한 것으로 추정됩니다.
인텔 스타파이어 SoC는 저전력 버전과 고성능 버전 두 가지로 출시됩니다. 두 버전 모두 4개의 P-코어와 4개의 LPE 코어로 구성된 동일한 8코어 구성을 특징으로 합니다. 저전력 버전의 클럭 속도는 P-코어 1GHz, LPE 코어 850MHz이며, 고성능 버전은 P-코어 3.1GHz, LPE 코어 2.1GHz입니다.
이 칩들은 기본적으로 팬서 레이크 4Xe3 버전을 기반으로 합니다. 참고로 클럭을 낮추는 것 역시 방사선 문제에 대한 해결책이될 수 있습니다. 그래도 과거 사용하던 90nm나 28nm 기반 프로세서와는 비교할 수 없을 만큼 높은 성능을 낼 수 있으며 심지어 NPU를 통한 인공지능 연산도 가능합니다.
#인텔 스타파이어 스펙
CPU 구성: 8코어 (4x P-Core + 4x LPE-Core, Low Power Efficiency Core). Panther Lake 4Xe3 SKU 기반.
Low-Power SKU: P-Core 1GHz, LPE-Core 850MHz.
Performance SKU: P-Core 3.1GHz, LPE-Core 2.1GHz.
iGPU: 4x Xe3 코어 (Low-Power: 최대 1.0GHz, Performance: 최대 2.0GHz). Intel 3 공정.
NPU: Intel 18A 기반 AI 가속.
Low-Power: 최대 45 TOPS.
Performance: 최대 75 TOPS.
전력: Low-Power 10W, Performance 35W.
패키징: Multi-chip Foveros 3D 패키징 (저전력·고성능·소형화에 유리).
우주 적합성 (Space-Grade Survivability):
작동 온도: -55°C ~ 125°C.
방사선 보호: TID (Total Ionizing Dose), SEL (Single Event Latch-up), SEE (Single Event Effect) 대응.
수명: 10년 이상 보증.
I/O 및 메모리: 12x PCIe Gen4 레인, LPDDR5/DDR5 메모리 지원.
참고로 방사선 보호 기능에 대한 내용 정리 (그록)
1. TID (Total Ionizing Dose) — 총 이온화 선량
정의: 방사선(감마선, 양성자, 전자 등)이 칩에 오랜 시간 누적되어 주는 총 에너지 양.
발생 메커니즘: 입자가 산화막(SiO₂)이나 절연층을 통과하면서 electron-hole pair를 생성합니다. hole(양전하)은 trap(갇히게) 되어 전기적 특성을 변화시킵니다.
주요 영향:
Threshold Voltage (Vth) shift → 트랜지스터가 제대로 켜지지 않거나 leakage current 증가.
Subthreshold leakage ↑ → 정적 전력 소모 증가, 칩 과열.
장기적으로 성능 저하 또는 기능 정지.
특징: 누적 효과 (Cumulative). 미세 공정에서 gate oxide가 얇아지면 상대적으로 덜 민감할 수 있지만, FinFET/GAA의 buried oxide나 spacer 영역에서 여전히 문제.
대책: Hardened process (SOI, 특수 doping), annealing, design margin 확보.
단위: krad(Si) 또는 Mrad(Si). LEO 위성 기준 수십~수백 krad, GEO/Deep Space는 더 높음.
2. SEL (Single Event Latch-up) — 단일 사건 래치업
정의: 고에너지 입자(주로 heavy ion)가 한 번 충돌하여 기생 thyristor 구조를 트리거시키는 현상.
발생 메커니즘: 입자가 p-n junction을 타고 charge를 주입 → pnpn 구조(thyristor-like)가 on 상태로 고정되어 대전류가 지속적으로 흐름.
주요 영향:
칩 과열 → 영구 손상 (destructive SEL) 또는 power cycle로 회복 (non-destructive).
시스템 전체 실패 유발 가능.
특징: 파괴적일 수 있어 가장 위험한 SEE 중 하나. 전압이 높거나 온도가 높을수록 발생 확률 ↑.
대책:
Guard ring, well/substrate tap 강화 (layout hardening).
SOI 기술 (BOX 층으로 latch-up 경로 차단).
Current limiting circuit, power cycling.
3. SEE (Single Event Effects) — 단일 사건 효과
정의: 단 한 번의 입자 충돌로 발생하는 다양한 순간적/영구적 효과의 총칭. SEL도 SEE의 하위 카테고리입니다.
주요 하위 유형:
SEU (Single Event Upset): Memory bit flip (0→1 또는 반대). 데이터 오류지만 재기입으로 회복 가능.
SET (Single Event Transient): Logic circuit에 순간 pulse → 잘못된 신호 전파.
SEFI (Single Event Functional Interrupt): CPU/FPGA가 hang 또는 기능 정지.
SEL (위에서 설명).
SEB/SED (Burnout, Gate Rupture): Power transistor 파괴.
특징: 비누적, 순간적. 미세 공정에서 Qcrit(임계 전하량)이 작아져 더 쉽게 발생.
대책:
TMR (Triple Modular Redundancy), ECC, Parity.
Temporal filtering, hardened cell (DICE SRAM 등).
Software scrubbing, watchdog timer.
과거 인텔이 미국방부를 위해 18A 공정 프로세서를 만들기로 하고 자금을 지원 받았는데, 이렇게 실제 결과물이 하나씩 나오는 것으로 보입니다. 참고로 바이든 행정부 당시 칩스 법안으로 받은 지원금 이외에 국방부에서 30억 달러의 개발 자금을 지원받은 바 있습니다. 액수를 생각하면 이것 하나로 끝나지 않을 것 같은데 앞으로 어떤 군용 등급 칩들이 계속 나올지 주목됩니다.
참고
https://wccftech.com/intel-brings-18a-silicon-to-orbit-with-starfire-space-grade-soc/
#IT#인텔#18A#스타파이어
댓글
댓글 쓰기