(출처: 인텔)
인텔은 반도체의 전력 공급층과 신호층을 서로 나눠 효율을 높이는 반도체 후면 전력 기술을 적용할 계획입니다. '파워비아'(PowerVia)라고 명명한 인텔의 후면 전력 기술은 인텔의 GAA 기술인 리본펫 (RibbonFET)과 함께 옴스트롱 단위 공정의 핵심 기술이라고 할 수 있습니다.
인텔은 다음 주 VLSI 심포지움을 앞두고 파워비아 기술의 최신 개발 근황을 공개했습니다. 인텔은 리본펫과 파워비아를 한 번에 적용해 생길 수 있는 문제를 피하기 위해 내부적으로 인텔 4 공정을 이용해 중간 단계를 만들었습니다.
메테오레이크에 사용된 고효율 (E) 코어 8개를 인텔의 첫 EUV 공정에 적용한 블루스카이 크릭 (Blue Sky Creek, 사진)은 판매를 염두에 둔 프로세서가 아니라 파워비아 기술을 테스트하기 위한 목적의 프로세서입니다.
일반적인 반도체 다이는 가장 아래층에 트랜지스터를 배치합니다. 그러나 트랜지스터와 다른 회로에 전력을 공급할 배선과 신호 입출력을 담당할 배선이 필요해 다시 트랜지스터 층 위에 전력 공급층을 두고 그 위에 신호층을 올립니다.
그런데 반도체 제조 공정 미세화에 따라 신호층과 전력층도 미세화되면서 점점 복잡하게 얽히고 효율이 떨어지는 문제점이 나타나고 있습니다. 트랜지스터 층도 복잡하고 여러 층이라 배선도 갈수록 복잡해지는 데 같은 방향에서 접근하니 더 얽히게 되는 것입니다.
예를 들어 인텔 4공정의 경우 로직 층만 16개에 달하며 여기에 다시 위에 전력층과 신호층이 있다보니 배선이 아주 복잡해지고 효율성도 떨어지게 됩니다. 따라서 인텔은 과거 사용하던 웨이퍼 전면 전력 공급 대신 후면 전력 공급 (Backside Power Delivery) 기술을 개발했습니다.
파워비아 기술에서는 후면 전력 공급망 (BS-PDN)가 트랜지스터 층 아래에 위치하고 신호 층은 위에 있어 서로 간의 간섭을 줄이고 배선의 거리를 짧게 만들 수 있습니다. (위의 슬라이드 참조) 인텔에 따르면 인텔 4 공정만 사용한 경우와 비교해서 파워 비아가 적용된 인텔 4 공정은 전력 공급이 떨어지는 IR 드롭 현상을 30% 이상 줄이고 같은 전압에서 클럭을 6% 정도 더 높였습니다. 이를 더 작아진 미세 공정과 결합하면 상당한 성능 향상을 기대할 수 있습니다.
다만 달라진 배선 때문에 디버그 과정도 이전의 전면 전력 공급 방식과 달라질 수밖에 없어 연구와 검증이 필요합니다. 따라서 블루 스카이 크릭은 판매보다는 연구 목적으로만 사용될 예정입니다. 실제 제품화 되는 것은 2024년 이후 나올 20A 공정 및 18A 공정부터입니다.
인텔은 본래 경쟁자보다 앞선 미세 공정을 자랑했지만, 지난 몇 년간 EUV 리소그래피 공정 진입이 늦어지면서 기술적 우위에 대한 의구심이 커졌습니다. 인텔의 EUV 공정 적용 및 파워비아, 리본펫 같은 신기술이 다시 기술적 우위를 찾아줄 수 있을지 결과가 주목됩니다.
참고
https://www.anandtech.com/show/18894/intel-details-powervia-tech-backside-power-on-schedule-for-2024
댓글
댓글 쓰기