(출처: TSMC)
TSMC는 몇 년 전부터 여러 개의 작은 칩렛을 묶어 큰 프로세서를 만드는 기술에 집중하고 있습니다. 그리고 최근 공개한 내용에 따르면 새로운 Chip-On-Wafer-On-Substrate-L (CoWoS-L) 패키징 기술을 통해 최대 6개의 레티클 reticle을 하나의 슈퍼 캐리어 인터포저 Super Carrier interposer 위에 올리기 위해 시도하고 있습니다.
현재 EUV 리소그래피 기술이 만들 수 있는 가장 큰 다이 사이즈는 26 x 33mm, 혹은 858mm2입니다. 6 레티클 슈퍼 캐리어 인터포저는 이론적으로 5148mm2의 엄청난 크기의 시스템 인 패키지 system-in-packages (SiP)를 만들 수 있습니다. 수천억 개의 트랜지스터를 집적한 거대한 프로세서를 만들 수 있는 것입니다.
물론 이렇게 거대한 프로세서 안에는 HBM 메모리를 탑재할 수도 있습니다. 예를 들어 12스택 HBM3 혹은 HBM4 메모리를 탑재해 12288bit 메모리 인터페이스와 9.8TB/s의 대역폭을 확보할 수 있습니다.
하지만 동시에 프로세서의 가격과 전력 소모량은 천정부지로 치솟을 것으로 생각됩니다. 현재 엔비디아 H100 GPU의 6배라면 2.6kW급 전력 소모를 보일 수도 있습니다. 이런 이유로 실제로는 이론적 최대 크기보단 작은 크기의 GPU가 나오지 않을까 생각하지만, 실제 이 기술이 적용될 2025년 쯤에는 지금은 상상할 수 없는 거대한 프로세서가 나올 수 있습니다.
참고
댓글
댓글 쓰기