(출처: TSMC)
TSMC가 A14와 A16에 이은 추가 로드맵을 발표했습니다. 공개한 내용을 보면 TSMC는 한 번에 많은 것을 시도하는 대신 조금씩 신중하게 바꿔 나가면서 고객사들에게 안정적으로 최신 미세 공정을 제공하려는 것으로 보입니다.
A16은 1 세대 나노시트 GAA 트랜지스터를 사용하는 N2P의 SPR 버전입니다. 슈퍼 파워 레일(Super Power Rail, SPR)는 TSMC의 후면 전력 공급(Backside Power Delivery) 기술로 인텔의 파워비아와 견줄 수 있습니다.
반도체 제조사들에 따르면 전력층과 신호층을 분리해서 트랜지스터 층 아래에 전력 층을 넣는 것만으로도 배선을 단순화해 밀도를 높이고 속도도 높이면서 전력 소모를 줄일 수 있습니다. A16 공정은 N2P 공정 대비 8~10%의 속도 향상 또는 동일 속도에서 15~20%의 전력 감소, 그리고 약 1.1배의 트랜지스터 밀도 향상을 달성할 것이라고 합니다.
A16의 기술적 준비는 2026년에 완료되나, 고객사들의 제품 출시 일정에 맞춰 실제 대량 양산(Volume Production)은 2027년으로 정해졌습니다. 주로 고성능 AI 칩과 데이터센터용 프로세서에 최적화된 공정입니다.
그런데 A16의 출시로 N2X가 대체되는 것은 아닙니다. N2X는 기존의 전면 전력 공급 방식을 사용하여 N2 기반 설계의 클럭 속도를 극대화하는 N2P의 성능 향상 변형 기술입니다. 따라서 고객사들은 설계를 크게 바꾸지 않고도 신제품을 개발할 수 있으며 아마도 비용도 A16보다 저렴할 것입니다.
N2X에 이은 N2U (2nm Ultra)는 기존 2nm(N2) 공정의 3번째 확장 버전으로 DTCO(설계-기술 공동 최적화)를 활용하여 극적인 변화보다는 안정적인 개선을 제공합니다. N2 대비 3~4%의 성능 향상 또는 8~10%의 전력 절감을 제공하며, 로직 밀도는 약 2~3% 소폭 향상됩니다. 2nm 생태계 내에서 비용 효율적인 업그레이드 경로를 제공하기 위한 공정입니다. 이는 2027년부터 공급됩니다.
A16은 2029년 출시 예정인 A12로 계승될 예정이며, A12는 TSMC의 데이터 센터급 노드에 풀노드 수준의 이점을 제공할 것으로 예상됩니다. TSMC는 정확한 수치를 공개하지 않지만, A12는 TSMC의 2세대 나노시트 GAA 트랜지스터와 NanoFlex Pro 기술을 기반으로 N2P에서 A16으로 이전하는 만큼의 이점을 제공할 것으로 보입니다.
A16/A12가 고성능 AI 및 서버 칩을 위한 것이라면 A14/A13은 스마트폰과 소비자 제품을 위한 공정입니다. 2028년 공급될 2세대 A14는 GAA 및 나노시트 트랜지스터를 기반으로 하고, NanoFlex Pro 기술로 설계 유연성을 확보한 공정입니다.
A13은 A14의 광학 축소(Optical Shrink) 버전입니다. 약 3%의 선형 치수 감소(97% 스케일)를 통해 A14 대비 약 6%의 트랜지스터 밀도 향상을 목표로 하고 있습니다. 그러면서도 A14와 설계 규칙(Design-Rule) 및 전기적 호환성을 유지하면서도 효율을 개선할 수 있어, 고객사가 큰 설계 변경 없이 성능을 높일 수 있는 노드입니다. 주로 모바일 기기 등 클라이언트 애플리케이션을 타겟으로 합니다.
이번 발표를 통해 TSMC는 2029년까지는 High-NA EUV 노광 장비를 공정에 도입할 계획이 없음을 분명히 했습니다. 기존 EUV 장비로도 충분히 경제적인 공정 구현이 가능하다는 판단입니다. 가장 먼저 High-NA EUV를 사용한 인텔과는 대조적인 행보인데, 경제성과 함께 안정적으로 고객사에게 물품을 공급한다는 철학이 반영된 결과가 아닐까 생각해 봅니다.
참고
댓글
댓글 쓰기