(출처: AMD)
AMD가 TSMC의 N2 공정으로 제조된 Zen 6 아키텍처 기반의 베니스 (Venice) 에픽 프로세서의 CCD (Core Chiplet Complex) 샘플 웨이퍼를 공개했습니다. 이 샘플을 웨이퍼는 올해 말 양산 예정인 N2 공정으로 제조된 것으로 팹은 대만에 위치해 있습니다. N2 공정은 TSMC 최초의 GAA (Gate All Around) 공정으로 TSMC는 나노시트 (NanoSheet) 기술이라고 부르고 있습니다. N2 공정은 N3와 비교해서 전력 소모에서 15% 높은 성능을 보이거나 혹은 같은 성능에서 24-35%의 전력 소모 감소를 달성할 수 있습니다. 트랜지스터 밀도는 15% 정도 증가합니다.
이전 포스트: https://blog.naver.com/jjy0501/223696161658
Zen 6 아키텍처는 N2 공정으로 양산되는데, 시기는 2026년 정도가 될 예정입니다. N2 공정은 올해 하반기에 양산에 들어가며 아마도 애플이 첫 고객 중 하나가 될 가능성이 높습니다. Zen 6 아키텍처 제품은 2026년 상반기보다는 하반기에 나올 가능성이 높아보이나 현재까지 출시 시점은 미정입니다.
Zen 6에서 흥미로운 루머 중 하나는 메인스트림 CPU도 24코어까지 코어 숫자가 늘어납니다. CCD가 12코어로 늘어나든가 아니면 Zen 6c가 16코어로 나와서 8 + 16 구성을 할 가능성이 있는데 현재까지는 확인되지 않은 루머입니다. 다만 트랜지스터 밀도가 높아짐에 따라 충분히 가능성 있는 시나리오 중 하나입니다. 에픽 CPU를 위해 개발한 CCD를 당연히 라이젠에도 돌려 쓰는 것이 비용 절감면에서도 유리합니다.
다만 최신 미세 공정으로 갈수록 웨이퍼 가격이 올라갈 수밖에 없어 가격이 얼마나 될지 다소 걱정되는 것도 사실입니다. 최근 인텔의 부진으로 인해 경쟁자도 없어진 마당에 라이젠 CPU 가격도 점점 오르지 않을까 우려됩니다.
참고

댓글
댓글 쓰기