(Image credit: Tokyo Electron)
메모리 분야에서 낸드 플래시 메모리는 이미 3D 구조가 대세를 이루고 있습니다. 이제는 100층 이상도 보기 드물지 않을 뿐 아니라 앞으로 500층, 1000층 구조까지 가시권에 들어오고 있습니다. 하지만 D램의 경우 HBM 같은 특수한 경우를 제외하면 3차원으로 적층하는 일이 쉽지 않습니다. 3D 낸드처럼 완전히 위로 높이 쌓는 구조가 이전부터 논의되기는 했지만, 아직 기술적으로 속도와 밀도 두 가지 토끼를 잡기 쉽지 않기 때문입니다.
얼마 전에 열렸던 멤콘 (Memcom)에서는 3D D램 로드맵에 대한 이야기가 나왔습니다. 업계 1위인 삼성전자가 10nm 공정 이하의 1세대 제품에서 수직 D 램 구조인 vertical channel transistor (VCT)를 도입할 것이라는 언급이 나왔기 때문입니다.
VCT는 FinFET의 일종으로 게이트 올 어라운드 (GAA)를 적용한 3차원 구조 트랜지스터라고 할 수 있습니다. 현재 삼성은 12nm급인 5세대 10nm 급 D램 양산에 들어간 상황이며 10nm 이하의 3D D램이 등장하는 것은 2020년대 후반이 될 것으로 예상하고 있습니다. 아마도 그 전에 10nm 급 메모리가 몇 세대 더 나오게 될 것이고 DDR6가 서서히 언급되기 시작할 것입니다.
웨이퍼 팹 제조사인 도쿄 일렉트론에 따르면 VCT와 4F^2 셀 디자인을 지닌 3D D램은 2027-2028년 사이 모습을 드러낼 것이라고 합니다. 생각보다 아주 먼 미래는 아닌 셈입니다. 점점 반도체 제조 공정 미세화가 힘들어지는 현실을 생각하면 결국 D램도 3D로 가게 되지 않을까 생각합니다. 낸드 플래시 메모리가 먼저 그랬던 것처럼 2030년대에는 이런 형태가 대세가 될지도 모릅니다.
참고
댓글
댓글 쓰기