(출처: 인텔)
인텔이 VLSI 2026 에서 18A-P 공정 노드에 대한 자세한 정보를 공개했습니다. 인텔은 18A-P가 현재 시범 생산 (risk production) 단계에 있으며, 파워 부스트와 같은 다양한 신기능을 탑재했다고 밝혔습니다.
인텔 18A-P는 기본적으로 18A의 개량형이기 때문에 큰 설계 변경 없이 적용이 가능하다는 것이 인텔의 설명입니다. 하지만 그러면서도 18A 대비 동일한 전력 소비에서 성능이 9% 향상되거나, 동일한 성능에서 전력 소비가 18% 감소합니다. (표준 ARM 코어 서브 블록 기준). 다만 칩 면적은 동일하며 트랜지스터 밀도도 동일합니다.
같은 공정에서 성능이 개선된 주된 비결은 파워 부스트(Power Boost) 기술입니다. 인텔은 18A에서 후면 전력 공급 기술인 파워비아를 도입했는데 덕분에 트랜지스터 층 아래에서 전력층을 배치하고 위에 신호층을 분리 배치해 성능을 높였습니다.
그런데 이렇게 만들면 트랜지스터가 아래 위로 접촉할 수 있게 됩니다.인텔은 후면 전력 공급 기술을 활용하여 전면 콘택트와 후면 콘택트를 동시에 결합한 업계 최초의 '듀얼 콘택트(Dual-contact)' 구조를 구현했습니다.
덕분에 트랜지스터의 구동 전류(Drive Current)를 크게 높이고 저항을 대폭 낮춰줍니다. 결과적으로 칩의 정전용량(Capacitance)을 늘리지 않고도 동일한 면적에서 더 높은 주파수(Frequency)를 쥐어짜 낼 수 있게 됩니다. 인텔은 이를 파워 부스트라고 명명했습니다.
한편 칩의 밀도가 높아질수록 발열과 신호 손실 관리가 핵심 과제가 됩니다. 18A-P는 소재와 설계의 공동 최적화(DTCO)를 통해 이 문제를 개선했습니다.
인텔에 따르면 새로운 소재 도입과 설계 혁신을 통해 열 저항을 20-40% 낮춰 칩 내부의 열 방출 효율을 높였는데, 이는 고성능 상태를 더 오래 유지하는 데 유리합니다. 또 성능에 결정적인 영향을 미치는 상호연결(Interconnect) 층간 연결 통로인 비아(Via)의 형상과 소재를 최적화하여 저항을 10-30% 줄였습니다.
마지막으로 초저임계전압(ULVT, Ultra-Low Voltage Threshold)과 저임계전압(LVT) 사이에 다섯 번째 로직 임계전압(Vt) 옵션을 새로 추가했습니다. 이 세분화된 옵션을 통해 속도가 중요한 영역과 전력 절감이 중요한 영역을 훨씬 더 정밀하게 제어하고 최적화할 수 있습니다.
앞서 소개한 것처럼 인텔은 차세대 제온 다이아몬드 래피즈에 18A-P 공정을 도입할 계획입니다. 그리고 몇몇 외부 파운드리 고객도 이 공정을 사용하기로 한 것으로 알려져 있습니다. 다만 정작 노바 레이크는 TSMC N2나 N2P을 사용한다는 루머가 퍼져 있는데, 현재 상황을 고려하면 타당한 이야기입니다.
현재 18A 양산 팹은 애리조나 Fab 52 한 개인데 이마저도 현재 수율이 경쟁자보다 높지 않은 것으로 알려져 있습니다. 따라서 부족한 캐파로 서버와 클라이언트 CPU 모두 감당하기 보다는 일부는 외주를 줄 것으로 보입니다. 일부 외부 고객사를 유치한 것은 미래를 위한 포석으로 보이며 실제 생산량은 많지 않을 것입니다.
그래도 18A-P가 성공적으로 양산에 들어가면 인텔은 다소 유리한 고지에 오를 수 있을 것이며 이후 14A 등 차세대 공정에서 다시 이전처럼 인텔 내부 공정으로 모든 프로세서를 양산하는 날이 올 수도 있습니다. 만약 18A-P 공정 CPU가 소비자용으로 등장한다면 성능이 어떨지도 궁금해지는 대목입니다.
참고
댓글
댓글 쓰기