앞서 포스트들에서 최근 10년간 소비장용 CPU 성능 향상이 둔화된 중요한 원인으로 시장 독점 구조를 설명했습니다. 여기에 대해서 공감을 표시하는 댓글과 더불어 사실 공정 미세화에 따른 문제점도 있다는 이야기가 나왔는데, 사실 이 점 역시 무시할 수 없는 요소입니다.
공정 장벽이라는 용어는 사실 정식 용어가 아니라 제가 설명의 편의를 위해서 사용한 말이지만, 공정 미세화에 따른 어려움이 프로세서 성능 향상에 큰 장벽처럼 작용하는 것은 사실입니다. 그리고 이로 인해 고전적인 의미의 무어의 법칙은 사실 끝났다고 보는 것이 맞을 것입니다. 이 이야기로 연재 포스트를 마무리 할까 합니다.
- 공정 미세화
당연히 현대적인 반도체는 매우 복잡한 공정으로 제조됩니다. 기본적으로 설명하면 얇은 실리콘 위에 매우 미세한 회로를 새기기 위해 리소그래피라는 방식을 사용합니다. 강한 빛이나 전자빔으로 표면을 선택적으로 없애 회로를 새기는 방식이죠. 하지만 리소그래피는 반도체 제조 공정의 한 단계이고 이것이 반도체 제조의 전부를 이야기하지는 않습니다. 좀 된 영상이지만, 여기에 대해서 잘 설명한 영상이 있어 아래에 소개합니다.
(동영상)
아무튼 여러 단계를 거쳐서 실리콘 웨이퍼 표면에 매우 미세한 회로를 새기는데 당연히 회로의 크기가 줄어들수록 정확히 새기기가 어렵습니다. 지금까지 수많은 기술적 어려움이 있어왔지만, 제조사들은 여러 가지 방법을 동원해서 공정 미세화의 장벽을 뚫어왔습니다. 하지만 대략 100nm 이하 미세 공정은 제조 공정이 복잡해지는 데다 리소그래피 (노광장치) 등 핵심 장비의 비용이 급상승하는 것으로 알려져 있어 웬만한 자본력을 갖춘 기업이 아니고서는 뛰어들기가 쉽지 않습니다.
이런 이유로 미세 공정일수록 대기업만 남게 되는 현상이 발생합니다. GPU 생산 부분에서도 65nm 공정까지는 TSMC 이외에 다른 파운드리도 있었으나 40nm 공정 이하에서는 사실상 TSMC 가 독점하는 현상이 일어난 이유가 여기에 있습니다. 메모리 부분에서도 삼성, SK 하이닉스, 마이크론 등 몇 개 기업만 남은 이유도 설명해줄 수 있습니다.
하지만 막대한 자본력과 기술력을 지닌 대기업이라도 미세 공정의 벽은 뚫기 쉽지 않습니다. TSMC의 경우 2010년 40nm 공정을 도입할 때 이 문제가 불거졌습니다. 미세 공정 양산도 어려운데 엔비디아와 AMD에서 주문한 GPU가 워낙 큰 빅칩이라서 제조가 매우 어려웠던 것입니다. 그 결과 신제품 출시가 계속 지연되거나 수량이 불충분해 당시에 원성이 자자했습니다.
2012년에 28nm 공정 도입은 이보다는 순조롭게 이어졌지만, 28nm 이하 GPU가 등장하기 전까지는 역시 오랜 시간이 걸렸습니다. 16nm FinFET 공정의 GPU가 등장한 것은 4년 후인 2016년이었습니다. 16nm 공정을 개선한 공정인 12nm 공정은 그 다음해에 등장했지만, 전에 설명했던 대로 웨이퍼 처리 공정 중 후처리 부분에 속하는 BEOL (Back end of line) 공정을 개선한 것이었습니다. ( https://blog.naver.com/jjy0501/220963311135 참조)
인텔의 경우에도 다르지 않은데, 특히 인텔은 14nm 공정에서 10nm 공정으로 넘어가는 과정에서 상당한 지연이 발생하고 있습니다. 65->45->32->22nm 공정까지는 어느 정도 문제가 없었는데, 14nm 공정 도입에서 한 번 지연되었다가 10nm 공정은 엄청나게 지연되고 있습니다.
(과거 인텔의 로드맵, 출처: 인텔 )
과거 인텔 로드맵에서는 2011년 22nm 공정 도입후 2013년 14nm 공정 도입, 2015년 10nm 공정 도입, 그리고 2017년 7nm 공정 도입을 예상했으나 2018년 현재 14nm 공정까지만 실제로 진행되었고 7nm 이하는 예정도 알 수 없는 상태가 되었습니다. 공정 미세화에 따른 어려움을 제조사조차도 완전히 파악하기 어려웠다는 이야기입니다.
아무튼 이로 인해 인텔은 브로드웰/스카이레이크/카비레이크/커피레이크 (5-8세대) 프로세서를 모두 14nm 공정에서 생산할 수밖에 없었는데, 비록 14nm, 14nm+, 14nm++로 공정을 조금씩 개선하긴 했지만, 과거 인텔에서는 보기 어려운 모습이라고 할 수 있습니다. 과거에도 공정을 개선해서 1년 후에는 트랜지스터 밀도를 더 높인 경우가 많았지만, 이걸 90nm+ 식으로 표현한적은 없었기 때문입니다. 사실 TSMC의 12nm 공정 역시 비슷한 경우라고 할 수 있습니다.
그렇다고 반도체 제조사들이 팹에 대한 투자를 게을리하거나 혹은 연구에 집중하지 않는 것은 아닙니다. 앞서 포스팅 한 것처럼 주요 제조사들은 미세 공정을 도입하기 위해서 천문학적인 투자를 진행 중입니다. 다만 그래도 쉽지 않은 장벽이라는 것이죠. 물론 이와 같은 노력으로 10nm의 벽을 뚫고 더 미세 공정 도입이 가능할 것입니다.
미세 공정의 벽을 뚫을 무기 가운데 하나는 바로 새로운 리소그래피 장치입니다. 극자외선 (EUV) 리소그래피 장치는 현재 사용되는 193nm 장비 대신 13.5nm의 짧은 파장을 이용해서 더 미세한 회로를 새길 수 있습니다. 다만 이렇게 짧은 파장의 노광장치가 안정적으로 작동하게 만드는 일은 엄청난 기술적 어려움이 있었습니다. 그래서 반도체 업계가 협력해 새로운 차세대 노광장비를 개발했고 이제 상용화 단계에 이르렀습니다.
주요 반도체 제조사들은 7nm 팹에서 이 EUV를 도입할 것이며 5nm 공정까지는 무난하게 통과가 가능할 것이라고 생각하고 있습니다. 하지만 이전에도 그런 것처럼 생각보다 7nm 공정에 돌입하기 어려울 수도 있고 5nm 공정 이전도 생각처럼 되지 않을 수도 있습니다. 그리고 마지막으로 사실 5nm 이하의 초미세 공정에서 제조된 반도체가 의도대로 작동하게 하는 일 역시 만만치 않을 것입니다. 그전에도 그랬던 것처럼 미세 공정 관련해서 새로운 소식이 들어오면 다시 포스팅 하게 될 것 같습니다.
- FinFET/3D 트랜지스터
공정 미세화에 따른 문제점은 셀 수 없을 정도로 많다고 합니다. 사실 우리가 지금 주변에서 사용하는 CPU와 스마트폰 AP, GPU 들은 모두 이 문제를 극복한 결과물로 결코 쉽게 만들어진 것이 아닙니다. 앞서 이야기 했듯이 회로 선폭을 줄여 미세한 회로를 만드는 것 자체도 쉽지 않지만, 이렇게 만들어진 회로가 정상적으로 작동하게 만드는 일도 쉽지 않습니다.
회로 폭이 너무 줄어들면 이제 이 회로로 충분한 전자가 지날 수 없게 되어 주변으로 전자가 빠져나가는 누설 전류 문제가 생기게 됩니다. 이 문제는 특히 32/45nm 공정에서 이슈가 되었습니다. 반도체 제조사들은 여러 가지 방법으로 이 문제를 극복하기 위해 노력했는데, 가장 큰 효과를 거둔 방법은 멀티게이트 방식의 트랜지스터입니다. 과거의 평면(planer) 트랜지스터는 사실 2차원적으로 회로를 만들었다면 이제는 3차원적으로 입체 게이트를 만드는 것입니다. 상세한 내용은 몇 년전 기술한 3D 트랜지스터 관련 포스트에 있습니다.
(왼쪽의 전통적인 평면 트랜지스터이고 오른쪽이 3D 혹은 Trigate 트랜지스터. 출처: 인텔)
인텔 이외의 제조사들은 FinFET 방식을 사용하고 있는데 이 둘은 개념적으로 유사한 멀티게이트 기술이라고 합니다. 아무튼 인텔은 22nm에서 이 방식을 도입해 누설 전류 문제를 극복했으며 삼성, TSMC 등 다른 제조 역시 10/14/16nm 공정에서 이를 도입해 공정 미세화에 따른 문제를 극복했습니다. 하지만 이 역시 문제를 완전히 해결했다기 보다는 완화시켰다고 할 수 있을 것입니다.
(22/14/10nm 공정의 단면. 회로 선폭이 좁아짐에 따라 전자가 지날 수 있는 공간 확보를 위해 점점 높아지는 모습을 볼 수 있음. 출처: 인텔)
아무튼 이런 방법으로 계속 미세 공정을 개발하면서 인텔은 10nm 공정에서는 1x1mm 공간에 1억개의 트랜지스터를 집적하는데 성공했다고 발표했습니다. 이 주장대로면 14nm 대비 2.7배 정도 기록 밀도가 증가했다고 볼 수 있습니다. 따라서 인텔의 10nm 공정이 실제로 도입되면 과거보다 트랜지스터 숫자가 훨씬 많은 빅칩을 볼 수 있게 될 것입니다.
앞서 이야기했듯이 인텔은 22nm 공정에서 18개, 14nm 공정에서 최대 30개의 범용 x86 코어를 집적하는 데 성공했습니다. 10nm 공정에서는 40-50개 이상의 코어를 집적할 수 있을 것으로 보이지만, 일반 사용자용 CPU의 코어를 몇 개까지 늘릴지는 역시 시장 상황에 따라 달라질 것으로 보입니다.
만약 AMD의 라이젠이 7nm 공정으로 이전하면서 코어 수를 더 늘리고 성능도 향상시킨다면 메인스트림 8코어 프로세서 등장은 시간 문제일 것입니다. 이미 지금 14nm 공정으로도 충분히 가능한 일이니까요. 다만 그렇게 되면 지금 더 비싸게 파는 상위 라인업이 꼬이게 되므로 경쟁사의 CPU 상황을 봐가면서 조절을 할 것으로 예측됩니다.
공정 미세화에 의한 문제는 물론이고 칩의 크기가 커지면서 생기는 문제까지 아직 이야기 하지 않은 문제가 더 있기 때문에 이를 다음에 기술하고 이번 연재 포스트를 마칠까 합니다. 아래 영상은 참고로 3D 반도체에 대한 이야기인데, 3D 낸드나 HBM 같은 적층형 메모리에 대해서도 소개하고 있습니다. 이 역시 공정 한계를 극복하기 위한 방법이라고할 수 있습니다.
참조 : 3D 반도체 기술 (동영상)
댓글
댓글 쓰기