(The 3D nanosystem. Credit: Nature (2017). DOI: 10.1038/nature22994)
반도체 성능 향상을 주도해온 공정 미세화는 점차 한계에 도달하고 있습니다. 아직은 개선의 여지가 남아있지만, 과거에 비해 속도가 느려지고 있고 좀 더 미세화되면 결국 원자 몇 개 수준까지 크기가 줄어들기 때문에 새로운 돌파구가 필요한 시점입니다. 이와 같은 돌파구 가운데 하나는 반도체를 수직으로 쌓아올리는 것으로 이미 V 낸드는 널리 활용화되었고 프로세서나 메모리 영역에서도 TSV 방식이 시도되고 있습니다. 하지만 여기서 한 단계 더 발전할 필요성이 있습니다.
맥스 슐레이커 (Max Shulaker, an assistant professor of electrical engineering and computer science at MIT)가 이끄는 스탠포드 대학과 MIT의 연구자들은 프로세서, 메모리, 스토리지, 센서를 하나로 합친 3차원 프로세서를 선보였습니다. 이전에도 이런 3차원 프로세서가 있지 않았느냐라고 반문할 수 있지만, 기존의 것과는 큰 차이가 있습니다. 탄소 나노튜브를 이용한 로직과 차세대 메모리인 RRAM (resistive random-access memory)를 사용했기 때문입니다.
V낸드 같은 전통적인 3D 칩은 실리콘 층 사이를 관통하는 TSV (Through Silicon Via) 방식으로 아파트 같은 고층 프로세서를 만듭니다. 하지만 이 방식은 섭씨 1000도까지 가열이 필요하기 때문에 미세 공정을 만들기에 적합한 방식은 아니라고 합니다. 스탠포드 대학의 연구팀은 수년 전부터 이를 탄소 나노튜브로 대체하는 방법을 연구했습니다.
이번에 연구팀이 네이처에 발표한 프로세서는 carbon nanotube field-effect transistors (CNFET)라는 완전히 새로운 소재를 사용하는 방식입니다. (위의 사진) 이를 통해서 TSV보다 훨씬 많은 통로를 확보할 수 있어 더 고속으로 각 층이 연결될 수 있습니다. 물론 나노 사이즈에서 전통적인 실리콘보다 더 우수한 소재인 탄소 나노튜브를 사용하므로써 프로세서 자체의 전력 소모와 성능 향상도 꾀할 수 있습니다. 여기에 한 걸음 더 나아가 차세대 비휘발성 메모리인 RRAM 층을 한층 더 넣은 점 역시 획기적이라고 할 수 있습니다.
물론 대량 생산을 위해서는 앞으로 갈 길이 멀지만, 연구팀은 MIT 및 협력 기업과 협업을 통해서 상용화를 위한 작업을 진행 중이라고 합니다. 과연 얼마나 빨리 상용화에 성공할 수 있을지, 그리고 실제 상용화에 성공할 것인지 미래가 궁금합니다.
참고
More information: Max M. Shulaker et al, Three-dimensional integration of nanotechnologies for computing and data storage on a single chip, Nature (2017). DOI: 10.1038/nature22994
댓글
댓글 쓰기