(출처: UCIe)
최근 반도체 업계의 새로운 트랜드는 하나의 거대한 다이 (monolithic die)를 사용하는 대신 여러 개의 작은 칩인 칩렛 (chiplet)을 붙여 프로세서를 제조하는 것입니다. 프로세서 크기가 너무 커져 한 번에 제조가 어려워진 것도 이유지만, 반드시 최신 공정을 사용하지 않아도 되는 부분을 저렴한 공정으로 제조해 비용을 낮추는 것 역시 중요한 이유입니다.
현재는 인텔, AMD 등 주요 반도체 제조사들이 모두 제각각으로 칩렛 기술을 개발하고 있는데, 당연히 중복된 기술을 개발하거나 혹은 서로 호환되지 않는 독자 규격을 만드는 문제점이 있습니다. 이에 주요 제조사들은 최근 UCIe (Universal Chiplet Interconnect Express)라는 칩렛 사이의 인터페이스 표준 규격을 만들고 있습니다.
UCIe는 이름에서도 알 수 있듯이 매우 성공적인 인터페이스 규격인 PCIe에서 많은 영감을 받았습니다. 목적 역시 칩렛 사이의 고속 데이터 전송 규격의 표준화입니다. 칩렛에는 CPU와 GPU가 포함될 수 있기 때문에 사실상 프로세서 안의 PCIe 규격이라고 할 수 있으나 칩과 칩 사이가 거의 붙어 있어 레이턴시가 매우 적고 대역폭은 더 커지는 장점이 있습니다. 여기에 메모리나 기타 다른 부위도 고속으로 통합할 수 있습니다.
현재 UCIe 규격은 인텔의 주도로 AMD, ARM, TSMC, 퀄컴, 마이크로소프트, 메타 등 업계의 주요 대기업들이 참여하고 있습니다. 최근 타일 기반의 칩렛 디자인을 적용하기 시작한 인텔은 물론 여러 반도체 업체들도 비슷한 시도를 하고 있습니다. 당연히 파운드리 업체에서는 각 고객사에 다양한 규격에 맞추는 것보다 업계 표준 규격을 사용하는 것이 유리합니다. 팹리스나 종합 반도체 기업 역시 업계 표준이 있으면 프로세서 개발도 편리해지고 생산 비용도 줄일 수 있습니다.
UCIe 1.0 규격은 PCIe/CXL 인터페이스를 포함한 2D 혹은 2.5D 칩 패키징 디자인으로 칩렛 간의 고속 인터페이스를 통해 마치 하나의 거대한 칩처럼 작동할 수 있게 개발되었습니다. 참고로 목표 레이턴시는 2ns 이내이며 mm 당 최대 대역폭은 1.3TB까지 가능합니다. 이런 엄청난 대역폭은 EMIB 같은 고속 실리콘 브릿지 인터페이스를 적용한 어드밴드스 패키지 덕분입니다. 따라서 PCIe나 혹은 기존의 DIMM 방식의 메모리보다 훨씬 빠른 속도를 자랑합니다.
UCIe 규격 칩 패키징을 적용한 첫 제품이 언제 나올지는 모르지만, 개념적으로 봤을 때는 상당히 타당해 보입니다. 현재 우리가 사용하는 컴퓨터 규격 중 상당수가 인텔이 주도한 업계 컨소시엄에서 나왔다는 점을 생각하면 UCIe 규격의 미래도 밝아보입니다. 과연 어떤 결과물이 나오게 될지 궁금합니다.
참고
댓글
댓글 쓰기