Translate

2015년 2월 10일 화요일

원자 한층 두께의 실리콘 트랜지스터


 
  
 미국과 이탈리아의 과학자들이 불과 한층의 실리콘 원자로 되어 있는 트랜지스터를 만드는 데 성공했다고 저널 Nature Nanotechnology에 발표했습니다. 그래핀처럼 한 층으로 되어 있는 실리콘 원자의 시트를 실리신(Silicene)이라고 부르는데, 물리학자들이 이 실리신이 어떻게 작용할 수 있는지의 이론을 내놓은지 8년만의 결과입니다. 

 실리콘 웨이퍼 기반의 반도체 소자는 이미 회로 폭이 수십 nm 까지 좁아졌습니다. 그러나 현재 10 nm 의 벽을 깨고 더 미세화하는 것도 점차 한계에 도달하고 있습니다. 결국 전자 회로는 앞으로 더 작아져야 하는데, 언젠가는 원자 한층에 불과한 수준에 도달할 수 밖에 없는 것입니다.

 그런데 한 층의 실리콘 원자로 되어 있는 실리신은 그래핀 처럼 우수한 전기적 특성을 가지고 있다는 것이 알려져 있습니다. 다만 이제까지 누구도 이를 이용한 트랜지스터를 개발하는데는 성공하지 못했습니다.  연구자들은 이를 극복하기 위한 새로운 기술을 개발했습니다.

 우선 아주 얇은 은의 막위에 실리신을 덮은 후 여기에 다시 산화 알루미늄 막을 씌웁니다. 그 후 위아래를 뒤집어 산화 알루미늄 - 실리신 - 은의 층을 반든 후 이를 다시 산화 실리콘웨이퍼 위에 올려 놓습니다. 마지막으로 여기에 회로를 새겨 트랜지스터를 만드는 방식입니다. (아래 그림)   


(실리신 트랜지스터를 만드는 방법. Schematics of silicene and its synthesis–transfer–fabrication process. a, Buckled honeycomb lattice structure of silicene. b, Silicene encapsulated delamination with native electrode (SEDNE) process, which includes the following key steps: epitaxial growth of silicene on crystallized Ag(111) thin film, in situ Al2O3 capping, encapsulated delamination transfer of silicene, and native contact electrode formation to enable back-gated silicene transistors. Credit: Nature Nanotechnology (2015) doi:10.1038/nnano.2014.325)
 이렇게 해서 제작된 실리신 - 은 트랜지스터는 실제로 예상했던 것 같은 성능을 낼 수 있었다고 합니다. 상용화까지는 먼 길을 가야하는 기술이고, 실제 사용화 여부는 아직 장담할 순 없겠지만(다른 대안적인 기술이나 물질이 먼저 사용화 될 수 있음) 아무튼 이렇게 원자 한층으로 된 소재를 이용하려는 노력이 계속된다면 언젠가는 성공하지 않을까 생각됩니다.
 인텔을 비롯한 주요 반도체 생산 업체들은 현재 10nm 이하 미세 공정을 개발 중에 있습니다. 10/5/2 nm 이하의 미세 공정에는 어떤 신기술이 등장할지 궁금하네요.
 참고  


Silicene field-effect transistors operating at room temperature, Nature Nanotechnology (2015) DOI: 10.1038/nnano.2014.325
 



댓글 없음:

댓글 쓰기