(출처: 삼성전자)
삼성전자가 900단 낸드 플래시 메모리 프로토타입 개발에 성공했다는 소식입니다. 이전 개발한 450층 낸드 셀 두개를 CMB (Cell Multi-Bonding) 기술로 접합한 것으로 갈수록 한 번에 통로를 뚫기 어려워지는 상황에서 여러 개의 셀을 어긋나지 않게 붙이는 기술의 중요성이 커지고 있습니다.
아무래도 층 수가 900개나 되면 중간에 약간 웨이퍼가 휘어지는 (wafer warping) 변형이 일어나면서 수율이 낮아질 수 있는데, 고도화된 상부 청크 디자인 (Upper Chuck Design)과 미세한 정렬 어긋남을 수정하는 오버레이 수정 (Overlay Correction) 기술을 통해 이를 극복했다고 합니다.
하지만 당장 이것이 양산으로 이어지지는 않을 예정입니다. 현재 200층 대인 V 낸드를 앞으로 300층 이상으로 끌어올려 양산에 들어가는 것이 먼저 해결해야 할 선결 과제입니다. 한편 중국의 양쯔 메모리 (YMTC)는 이미 232단 및 294단 낸드를 완성하면서 공격적인 투자를 통해 캐파를 빠르게 확대하고 있습니다.
이런 상황에서 칩플레이션은 후발 주자에게 새로운 기회를 제공하고 있습니다. 본래는 적자투성이던 중국 반도체 기업이 흑자로 전환하면서 앞으로 성장 가능성을 예고하고 있는 것입니다. 삼성전자 같은 선두 자가 추격을 허용하지 않기 위해서는 결국 이런 초고도화된 V 낸드 기술이 필요합니다.
삼성전자는 400층 낸드를 올해 양산하고 2030년에는 1000단 낸드에 도전한다는 계획입니다. 과연 낸드를 얼마나 많이 적층할 수 있을지, 그리고 기존의 낸드 이후의 새로운 돌파구가 나오게 될지 궁금합니다.
참고
https://wccftech.com/samsung-leapfrogs-toward-1000-layer-nand-with-first-900-layer-v-nand-prototype/

댓글
댓글 쓰기