차세대 로드맵을 공개한 마이크론 : 4F2 없이 3D 적층 D램 직행

 (출처: 마이크론)

​

​

마이크론은 차세대 메모리 로드맵을 공개했습니다. 마이크론은 앞으로 에이전틱 AI와 피지컬 AI로 인해 메모리 수요가 폭증할 것이라며 일각에서 제기하는 AI 붐 이후 실적 우려에 대해 반박하면서 메모리 로드맵을 공개했습니다. 참고로 마이크론은 오하이오와 뉴욕에 대규모 팹을 조성하는 중으로 2030년대에는 월 웨이퍼 양산 능력이 지금의 두 배 수준인 70만 장 이상으로 증가할 예정입니다. 따라서 95만장 증설을 이야기하는 CXMT와 치열한 접전이 예상되나 진짜로 메모리 수요량이 폭증하지 않으면 공급 초과의 부메랑을 맞을 가능성도 있습니다.

​

​

아무튼 마이크론은 내년 하반기 (2027 H2)에 최신 1δ (1-Delta) 공정의 양산에 돌입해 이때 LPDDR6 메모리를 더 진보된 공정에서 양산할 예정입니다. 이는 양산을 서두른 CXMT의 행보와는 반대인데, 세계 최초 타이틀보단 안정적인 고성능 제품 출시에 집중하는 모양세입니다. 마이크론은 앞으로 DDR6 및 LPDDR6 메모리를 통해 35% 이상의 효율성 향상과 2배의 대역폭 증가를 달성하는 동시에 1TB RDIMM 메모리 모듈을 출시할 계획이라고 발표했습니다.

​

마이크론의 DRAM 로드맵을 살펴보면, 1δ(1-델타)는 기존의 1γ(1-Gamma, EUV 도입 노드)의 후속 공정으로 미국에서 양산될 계획입니다. 1γ 대비 20% 중반 대(mid-20s%) 비트 밀도 개선, 고급 HKMG (High-k Metal Gate) CMOS 적용, Angstrom-level (옹스트롬 수준) 공정 제어 달성 등이 특징이며 최신 EUV 노광장비를 사용합니다.

​

그런데 여기서 흥미로운 대목이 앞서 CXMT와는 4F² 대신 6F²에 집중한다는 점입니다. 이는 서로의 상황 차이를 생각하면 어느 정도 납득이 되는 부분이지만, 메모리 빅 3 가운데 가장 먼저 공식 선언했다는 점에서 주목을 받고 있습니다.

​

영상에서도 소개드린 것처럼 CXMT는 DUV 없이 밀도를 높이고 공정 미세화를 이룩하기 위해 어떻게든 평면에서 면적을 줄여 보려 하고 있습니다. 따라서 4F²를 업계 최초로 도입해 올해 말부터 DDR5 RDIMM 메모리 양산에 나설 계획입니다. 하지만 수직 트랜지스터 (VCT)를 도입하는 등 공정 복잡도가 증가할 가능성이 높고 실제 양산 시 이득이 크지 않을 가능성이 높다는 게 마이크론의 판단입니다. 따라서 6F²를 당분간 유지하고 그 다음 바로 3D D램으로 진행해서 밀도를 높이겠다는 전략입니다. 이는 삼성이 중간에 4F²을 도입하려 하는 점과 비교해서 흥미로운 차이점입니다.

​

마이크론은 3D DRAM 개발에도 착수할 예정으로 첫 번째 고해상도 EUV 제품 출시 직후에 3D DRAM을 선보일 계획입니다. 마이크론의 계획은 하이브리드 본딩 기술을 통해 3D 램을 만드는 것으로 완성된 D 램 다이를 하이브리드 본딩(Cu-Cu 직접 접합)이나 TSV로 수직 적층합니다. 이는 HBM의 연장선이지만, 인터포저를 없애고 프로세서 다이에 직접 올리는 형태(vHBM, 3D Stacked DRAM 등)로 개발하고 있습니다.

​

노드	타임라인/상태	키 밀도/성능	핵심 기술	참고 사항 / 차별화
1z	2019년 - 최초 대량 생산 개시	—	—	16Gb DDR4를 최초로 대량 생산
1α	2021년 – 업계 최초 출하	—	—	리더십 노드
1β	2022년 – 업계 최초 출하	—	—	리더십 노드
1γ	2025년 – 업계 최초 샘플 출시; 대량 생산	—	EUV 소개	첫 번째 1γ DDR5 샘플
1δ	2027년 하반기 램프 (5회 연속 리더십 노드)	1γ 대비 20% 중반대의 비트 밀도 향상	옹스트롬 수준의 공정 제어, 장비 지능, 신소재, 미국 제조업	HBM5/vHBM/vEIM 지원; 고급 TSV, 열 인식 설계, HKMG CMOS; 최적화된 비용
1ε	개발	—	웨이퍼 본딩	6F² 스케일링을 계속합니다
ζA	초기 발달	—	고NA EUV	—
ηA	경로 탐색	—	새로운 소재	6F² 확장; 4F²는 복잡성/비용 문제로 추진하지 않음
3D DRAM	개발 (3D1 → 3D2)	위쪽으로 쌓아 올린다	스태킹 + 셀 축소 + 레이어 증가	원자 한계에 근접한 평면 단위 셀

(아키텍처 로드맵)

​

​

이에 반해 CXMT가 2030년 G7 노드에 도입하려는 모노리식 셀 적층형 (Monolithic 3D / Cell Stacking)은 한 웨이퍼 안에서 메모리 셀을 수직으로 여러 층 쌓는 방식입니다. NAND처럼 레이어를 늘리는 개념이지만, DRAM은 커패시터와 트랜지스터의 물리적 제약 때문에 훨씬 어렵다는 단점이 있습니다. 다만 CXMT는 DUV의 한계를 극복하기 위해 3D D램 개발에 상당히 적극적인 것으로 알려져 있습니다.

​

마이크론이 3D 램으로 직행하려는 전략에 성공할 수 있을지 결과가 주목됩니다.

참고

​

​

https://wccftech.com/micron-ddr6-doubles-ddr5-bandwidth-lpddr6-better-power-efficiency-vhbm-vertical-g11-nand-beyond-400-layers/

​