(TSMC 로드맵. 출처: 아난드텍)
TSMC가 최신 로드맵에서 올해 N3 공정 양산에 들어가고 2025년까지 N2 공정 양산을 목표로 하고 있다고 밝혔습니다. TSMC의 N3 공정은 2021년부터 리스크 생산에 나선 상태이며 애플의 차기 A 시리즈 프로세서에 사용될 가능성이 높습니다. 다만 올해 3분기에 양산이라면 A16에 탑재하기에는 시간이 촉박할 수 있어 그 다음 AP에 사용될 가능성도 있어 보입니다.
현재 양산 중인 N5 (5nm)와 그 개량형인 N5P는 로직 밀도는 동일하지만, N3에서는 무려 1.7배로 껑충 뛰어오르게 됩니다. 이미 150억 개에 도달한 A 시리즈 모바일 프로세서의 트랜지스터 집적도는 두 배 정도 더 증가할 수 있을 것으로 생각됩니다. M1 Max에서 570억 개에 달했던 트랜지스터 집적도 역시 더 증가할 수 있을 것입니다. 다만 이를 위해서는 현재 사용하고 있는 14개의 EUV 리소그래피 레이어 보다 더 많은 레이어가 필요해 비용은 더 상승하게 될 것으로 보입니다.
A15 바이오닉 : https://blog.naver.com/jjy0501/222528547854
M1 pro/max : https://blog.naver.com/jjy0501/222541589497
N2가 얼마나 더 집적도를 높일 수 있는지는 공개하지 않았지만, TSMC 최초의 GAA (Gate All Around) 방식으로 밀도를 높이는 것보다 신기술의 안전성을 검증하는 방향으로 나가지 않을까 생각합니다. 첫 EUV 공정 역시 밀도는 크게 증가하지 않았습니다.
아마도 첫 N2 칩은 2026년에 볼 수 있게 될 것입니다. N2 (2nm) 보다 더 미세한 공정은 어떻게 표현할지가 주목되는데, 인텔처럼 A (옹스트롱) 같은 새로운 단위를 사용해야 할지도 모릅니다. 물론 실제 물리적 크기와 상관 없이 이름을 붙이는 만큼 명칭이야 붙이기 나름일 것입니다. 그보다 더 중요한 것은 실제 성능과 수율입니다. 미세 공정으로 갈수록 실수 없이 제조하기가 어려운데 이 난관을 어디까지 극복할 수 있을지 주목됩니다.
참고
댓글
댓글 쓰기