삼성전자의 거센 추격을 받고 있는 반도체 파운드리 업계 1위 TSMC가 TSMC 연례 기술 심포지움에서 3nm (3N) 공정에 대해서 구체적인 수치를 발표했습니다. 2022년 하반기에 양산에 돌입할 3N 프로세스는 1세대 5nm 공정 (5N)에 비해 같은 성능에서 25-30% 정도 전력 감소 혹은 같은 전력 소모에서 10-15% 성능 향상이 가능하며 트랜지스터 밀도는 1.7배 증가합니다.
참고로 올해 양산에 들어가는 5N은 N7과 비교시 같은 성능에서 30% 전력 소모 감소 혹은 같은 전력 소모에서 15% 성능 향상이 있으며 기록 밀도는 1.8배로 높아집니다. 따라서 3N은 7N에 비해 대략 3배 정도 밀도를 높일 수 있습니다. 물론 프로세서의 집적도는 프로세서 설계에 따라서도 큰 영향을 받아 그대로 증가하는 건 아니지만, 앞으로 수백억개 이상의 트랜지스터를 집적한 프로세서를 더 흔하게 볼 수 있을 것으로 보입니다.
N7 | N7 | N7P | N7+ | N5 | N5P | N3 | |
Power | -60% | <-40% | -10% | -15% | -30% | -10% | -25-30% |
Performance | +30% | ? | +7% | +10% | +15% | +5% | +10-15% |
Logic Area |
|
|
|
| 0.55x |
| 0.58x |
Volume |
|
|
| Q2 2019 | Q2 2020 | 2021 | H2 2022 |
(TSMC 파운드리 노드 프로세스. 출처: 아난드텍)
TSMC의 3N 프로세스는 삼성의 3nm와 달리 GAA (Gate-all-around) 트랜지스터 대신 FinFET 구조를 발전시킨 것이라고 합니다. 어느 쪽이 더 우수한 성능을 보일지는 두고봐야 알 수 있겠지만, 구조상 삼성 쪽이 좀 더 진보한 것으로 생각됩니다.
사실 그보다 더 궁금한 부분은 3nm 이후에는 어떻게 할 것인지와 치솟는 비용 문제는 어떻게 할 것인지입니다. 공정 미세화에 따라 설비 투자 비용이 급격히 상승하고 있으며 웨이퍼 단가 역시 치솟고 있습니다. 더구나 3nm 이하에선 점점 물리적 한계에 더 가까워지고 있어 완전히 새로운 돌파구가 필요하다는 이야기가 나오고 있습니다. 과연 어떻게 이 한계를 극복할 수 있을지 궁금합니다.
참고
댓글
댓글 쓰기