(출처: AMD)
AMD가 소캠2 (SOCAMM2) LPDDR5X 메모리를 지원하는 저전력 서버 플랫폼인 베라노 (Verano) EPYC 9006 LP CPU에 대한 자세한 정보를 공개했습니다. 앞서 소캠2 규격에 대해 설명드린 바 있는데 최초로 사용된 것은 엔비디아의 베라 루빈 시스템의 베라 CPU를 위한 최대 8개의 소캠2 지원 시스템입니다. 앞서 영상에서 소개드린 바 있습니다.
AMD 역시 소캠2를 지원하는 첫 x86 CPU인 베라노를 준비하고 있습니다. 한가지 흥미로운 사실은 저전력 세팅을 위해서인지 CCD가 6개 뿐이라는 것입니다. 언뜻 보면 베라노 칩에는 8개의 CCD가 있는 것처럼 보이지만, 실제로 작동하는 CCD는 최대 6개뿐이고 나머지 2개는 잠금 처리된 기계식 CCD입니다.
이 제품은 Zen 6(CCD당 최대 12개 코어)와 Zen 6C(CCD당 최대 32개 코어) 두 가지 구성으로 출시될 예정으로 Zen 6 구성은 총 72개 코어/144개 스레드를, Zen 6C 구성은 총 192개 코어/384개 스레드를 제공합니다.
Zen 6 코어는 표준 베니스 SKU와 동일한 ISA 및 IPC 향상(최대 27%)을 특징으로 합니다. 또한 훨씬 더 높은 클럭 주파수를 지원하며, Zen 6C 변형은 최대 4.1GHz, Zen 6 변형은 최대 5.3GHz에 달합니다. 이는 EPYC CPU 역사상 가장 빠른 클럭 주파수입니다.
베라노 제품군은 64Gbps SerDes 48레인과 16Gbps SerDes 8레인을 포함하는 듀얼 IOD를 제공합니다. 총 96개의 PCIe Gen6 레인(64Gbps)이 있으며, 패브릭, 컨트롤러, 다양한 가속기뿐만 아니라 제어 로직, 전력 관리 및 보안 기능도 IOD 내에 탑재되어 있습니다.
에픽 9006 LP 베라노 CPU는 전력 효율성과 처리량을 극대화하도록 설계되었습니다. 다이 간 통신 및 효율성 향상을 위한 EFB(Enhanced Power Base) 기술을 탑재하고 있으며, 최대 500W의 컴퓨팅 성능을 제공하는 SB1 플랫폼을 지원합니다. 또한 Helion AI 서버와 같은 AI 호스트 노드와의 호환성도 뛰어납니다.
기본 베니스 칩과 베라노 칩의 가장 큰 차이점은 메모리 서브시스템입니다. 베라노는 에이전트형 AI를 최우선으로 고려하여 설계되었으며, AMD는 이를 위해 LPDDR5X 메모리 컨트롤러를 탑재했습니다. 각 IO 다이는 6채널 LP5X 컨트롤러 2개에 연결되어 총 24개의 채널을 제공합니다. 베라노는 최대 8533 MT/s의 LP5X 속도를 지원합니다.
참고로 엔비디아 베라 CPU는 최대 1.5TB 용량의 LP5X SOCAMM2 메모리를 최대 9600 MT/s 속도로 지원합니다. 반면 베라노 플랫폼은 소켓당 최대 0.8TB/s의 대역폭과 최대 1.5TB의 용량을 제공합니다. 유사한 대역폭의 DDR5 RDIMM/MRDIMM에 비해 전력 소모가 30~40% 절감된다는 게 AMD의 설명입니다.
베라노의 등장은 데이터 센터로 더 많은 LPDDR 메모리가 공급된다는 의미로 스마트폰 가격에 악영향을 끼칠 것으로 생각됩니다. 다른 한편으로는 메모리가 먹는 전력량도 많은 만큼 이를 해결하기 위한 솔루션도 필요한 것도 맞는 것 같습니다.
참고
https://wccftech.com/amd-verano-epyc-9006-lp-cpus-agentic-ai-up-to-192-cores-lpddr5x-memory/



댓글
댓글 쓰기