DDR5의 세부 스펙에 대한 내용은 아직 확정되지 않았지만, DDR5는 DDR4 대비 두 배의 대역폭을 지닐 것이라고 알려져있습니다. 이는 이전 포스트에서 언급한 바 있습니다.
이전 마이크론의 슬라이드에서 DDR5가 2018년에 샘플이 나오고 2019년쯤 양산에 들어갈 수 있을 것이라고 언급한 바 있습니다. 기본적으로 DDR4 대비 두 배의 대역폭을 지니며 8-32Gb (칩당)의 용량 (이런 메모리 칩이 모듈 기판에 여러 개 붙여져서 우리가 PC에 탑재하는 메모리가 됨), 3.2-6.4Gbps I/O, 1.1V 전압 16n의 프리패치, 16-32개의 메모리 뱅크 (8그룹) (서버에서는 메모리 뱅크가 16개 이상인 경우를 생각할 수 있음 ) 이 있는 구조입니다.
참고로 DDR4는 8n 프리패치 1.2V 전압, 1.6-3.2Gbps I/O를 지니고 있으므로 전송 속도가 DDR5 대비 절반 정도라는 점을 알 수 있습니다. 사실 DDR4는 속도 면에서 DDR3와 획기적인 차이점이 없었으나 DDR5는 같은 클럭에서 기본 대역폭이 두 배로 증가하는 것입니다.
JEDEC 이사회의 의장인 미안 쿠두스(Mian Quddus, Chairman of the JEDEC Board of Directors)는 DDR5 등 차세대 메모리 규격을 정하기 위해서 전문가 및 멤버들의 참여를 독려했습니다. 올해 6월 19일에 첫번째 DDR5 프리뷰가 있을 예정이기 때문입니다.
“Increasing server performance requirements are driving the need for more advanced technologies, and the standardization of next-generation memory such as DDR5 and the new generation persistent modules NVDIMM-P will be essential to fulfilling those needs. Work on both standards is progressing quickly, and we invite all interested engineers worldwide to visit the JEDEC website for more information about JEDEC membership and participation in JEDEC standards-setting activities.”
사실 PC 부분에서는 지금 나와있는 DDR4가 크게 느리다고 말하긴 어렵겠지만, 서버 영역에서는 CPU의 코어 수가 급격히 증가하고 메모리 용량 역시 빠르게 증가하면서 충분한 대역폭을 확보하는 것이 문제가 되고 있습니다. 따라서 스카이레이크 기반 제온은 6채널, AMD의 젠 기반 Naples는 8채널 메모리를 도입할 예정이지만, 이렇게 메모리 채널 수를 늘리는 것은 비용 증가로 이어지게 됩니다. DDR5가 도입되면 손쉽게 메모리 대역폭을 두 배 늘릴 수 있을 것으로 생각됩니다.
한편 흥미로운 부분은 GDDR6가 DDR5와 비슷한 시기에 공개될 가능성이 있다는 것입니다. 그렇다면 GDDR6는 DDR5 기반으로 만들어질 수 있을 것으로 보입니다. 상세한 내용이 공개되면 다시 포스팅하겠습니다.
참고
댓글
댓글 쓰기