인텔 1x1mm 공간에 1억개의 트랜지스터를 집적하다.

(Image: Intel)

 인텔이 10nm 노드 공정에서 제곱밀리미터에 트랜지스터 1억80만개를 집적하는데 성공했다고 발표했습니다. 이는 14nm 공정의 두 배 이상이며 10년 사이 30배가 증가한 것입니다. 물론 IC 회로가 트랜지스터만으로 구성되는 것은 아니기 때문에 10nm 프로세서가 제곱 센티미터 당 100억개의 트랜지스터를 가지는 것은 아니지만, 밀도가 크게 올라갈 것이라는 점은 의심의 여지가 없습니다. 

 최근 무어의 법칙이 위협받고 있지만, 인텔의 새 10nm 공정은 어느 정도 체면치례를 했다고 할 수 있을 것입니다. 더구나 삼성이나 TSMC의 비슷한 이름의 공정보다 기록 밀도가 더 높다는 점에서 출시는 느리지만, 그럭저럭 업계 1위의 체면은 지킨 셈입니다. 

 사실 10nm 공정이라는 단어는 실제로 회로에 10nm인 부분이 있는 것은 아니기 때문에 상당한 혼란을 불러일으킵니다. 인텔에 의하면 FinFET 트랜지스터의 핀 간 거리는 34nm 이며 회로간 거리는 36nm로 이전 14nm 공정의 42/52nm에 비해 대폭 줄어들었다고 합니다. 

 사실 22nm 공정 대비 14nm 공정은 트랜지스터 밀도가 2.5배 증가하고 14nm 대비 10nm는 2.7배가 증가한 것인데 산술적으로 계산이 맞지 않는다는 것을 알 수 있습니다. 제곱을 하면 100, 196, 484가 되니까요. 더구나 같은 공정이라도 시간이 지남에 따라 성능이 개선되어 기록밀도가 올라가는 경향이 있습니다. 

(Image: Intel. At Intel’s 10 nm, the fins that form the current-carrying transistor channel are taller, more closely spaced, and also a bit nicer looking than in previous chip generations. )

 아무튼 그래도 시간이 지나면서 미세 공정이 발전하고 이로 인해 트랜지스터 밀도가 증가하면서 성능이 향상되는 것은 누구도 부인할 수 없을 것입니다. 인텔은 10nm 공정을 위해 self-aligned quadruple patterning (SAQP)를 도입했는데, 현재 사용하고 있는 193nm 자외선 공정의 마지막 단계라고 할 수 있을 것입니다. 다음이나 혹은 다다음 공정에는 13.5nm 극자외선 (EUV) 장치가 사용되어 이보더 미세한 공정을 만들 수 있을 것입니다. 

 과연 공정 미세화가 어디까지 가능할지는 모르겠지만, 이미 100억개 이상의 트랜지스터를 사용한 GPU를 시중에서 구할 수 있는 상태까지 진행했고 언젠가는 1000억개 트랜지스터를 집적한 칩이 나올지도 모르겠다는 생각입니다. 

 참고 

http://spectrum.ieee.org/nanoclast/semiconductors/processors/intel-now-packs-100-million-transistors-in-each-square-millimeter